European Processor Initiative belicht eerste successen

European Processor Initiative belicht eerste successen

27-12-2021 | door: Redactie
Deel dit artikel:

European Processor Initiative belicht eerste successen

Het European Processor Initiative (EPI), een project met 28 partners uit 10 Europese landen dat tot doel heeft de EU onafhankelijk te maken op het gebied van high-performance computing (HPC) chiptechnologieën en infrastructuur, presenteert met trots de belangrijkste resultaten die zijn behaald in fase één (2018- 2021). Het European Processor Initiative (EPI) is een project dat momenteel wordt uitgevoerd in het kader van de eerste fase van de kaderpartnerschapsovereenkomst, ondertekend door het consortium met de Europese Commissie (FPA: 800928), met als doel het ontwerpen en implementeren van een routekaart voor een nieuwe familie van lage -voeden Europese processors voor extreem computergebruik, high-performance Big-Data en een reeks opkomende toepassingen.

Deze resultaten komen voort uit drie grote onderzoeks- en innovatiedomeinen, de General-Purpose Processor (GPP), Accelerator (EPAC) en Automotive, aangevuld met een aantal gemeenschappelijke activiteiten.

General-Purpose Processor (GPP)

Atos, een speler op het gebied van digitale transformatie, cyberbeveiliging, cloud en HPC, is de leidende partner van de General-Purpose Processor (GPP)-stroom. Samen met SiPearl, het bedrijf dat de krachtige en energiezuinige Europese processor op de markt brengt, en andere EPI-partners, hebben ze de architectonische specificaties van Rhea, de eerste generatie van de EPI General-Purpose Processor (GPP)-implementatie en de toekomst bepaald. derivaten.

Met 29 RISC-V-cores biedt de Arm Neoverse V1-architectuur die SiPearl gebruikt om Rhea te ontwerpen een effectieve, schaalbare en aanpasbare oplossing voor HPC-toepassingen. Architecturale beslissingen werden genomen volgens een co-designmethodologie en door de prestaties van geavanceerde intellectuele eigendomsblokken (IP) te analyseren. SiPearl optimaliseerde ook een schaalbaar netwerk-op-chip (NoC) om gegevensoverdracht met hoge frequentie en hoge bandbreedte tussen cores, accelerators, input/output (IO) en gedeelde geheugenbronnen mogelijk te maken.

Om vroege softwareontwikkeling en prestatieschatting van de EPI-processor mogelijk te maken terwijl de GPP zich nog in de implementatiefase bevond, werd een virtueel GPP-prototype ontworpen en gebruikt. “We zijn trots op ons succes bij het ontwerpen van een krachtige GPP die gebruikmaakt van geavanceerde technologieën en IP's die exclusief zijn gebouwd en geïmplementeerd door Europese universiteiten en industriële leiders. We zijn ervan overtuigd dat we binnenkort de instrumentele rol van deze GPP zullen aantonen bij het mogelijk maken van een Europese exascale computermachine, de volgende doorbraak in het HPC-domein die de wereld verwacht” zegt Stream Leader Emmanuel Ego (Atos).

“Bij SiPearl zijn we erg trots om het gezamenlijke project van het European Processor Initiative tot leven te brengen. We hebben hard gewerkt door nauwe samenwerking met de 28 partners van het initiatief - de wetenschappelijke gemeenschap, supercomputercentra, toonaangevende namen uit de industrie en innovatieve start-ups - die onze belanghebbenden, toekomstige gebruikers en klanten zijn. Met de release van de Rhea-processor zullen we allemaal bijdragen aan de Europese soevereiniteit in HPC-toepassingen zoals gepersonaliseerde geneeskunde, klimaatmodellering en energiebeheer", aldus Philippe Notton, oprichter en CEO van SiPearl.

Rhea zal technologieën van EPI-partners integreren en biedt unieke functies op het gebied van geheugenarchitectuur, optimalisatie van geheugenbandbreedte, beveiliging en energiebeheer.

Geheugen

Geheugencontrollers zijn een van de meest kritieke IP's als het gaat om GPP-prestaties. Om architecturale keuzes te helpen evalueren, ontwikkelde CEA een compleet simulatieplatform met specifieke instrumenten om de efficiëntie van de controller te analyseren bij het aansturen van de HBM2E-geheugens met hoge bandbreedte. Het platform maakt een efficiënte analyse van de interface van het geheugenapparaat mogelijk dankzij het decoderen en volgen van alle geheugenopdrachten en gegevens. Het HBM2E-subsysteem werd gesimuleerd met meerdere willekeurige en richtinggevende patronen die gericht waren op verschillende verkeersvormen en waarbij alle controllerfuncties werden betrokken bij het handhaven van de HBM2E-efficiëntie.

Veiligheid

In deze stroom zijn ook een aantal geavanceerde ingebouwde beveiligingsfuncties en sleuteltechnologieën ontworpen. Deze omvatten het stand-alone Security Management System (SMS) beveiligings-IP ontwikkeld door ProvenRun, dat geavanceerde, gemeenschappelijke criteria gecertificeerde, soevereine beveiligings-IP biedt voor HPC en edge-processors.

Om de veiligheid verder te versterken, heeft de Universiteit van Pisa een reeks crypto-IP's bijgedragen, genaamd "Crypto Tile", geïntegreerd in de Rhea GPP door SiPearl. Dit biedt een hardware-beveiligingsmodule met volledige beveiligingsservices voor high-end symmetrische (AES met 9 coderingsmodi), asymmetrische (ECC, ECDSA, ECIES, ECDH) en hashing (SHA2/SHA3) cryptografie, wat verschillende ordes van grootte van verhoogde doorvoer oplevert en lagere energiekosten in vergelijking met een softwareoplossing.

De Crypto Tile omvat ook veilige sleutelopslag en veilige IP-configuratie, side-channel aanvalsbescherming, on-chip true random number generation (TRNG), ondersteuning van Linux-kerneldrivers, extreme sleutellengtes voor maximale beveiligingsniveaus en hoge snelheid en(de) coderingsdoorvoer dankzij op AXI4 gebaseerde interface naar DMA en Arm of RISC-V programmeerbare kernen. Post-kwantum cryptografische ondersteuning wordt ook geboden dankzij realtime implementatie van Lattice-algoritmen zoals Crystals Kyber en Dilithium.

Stroom

Gezien het belang van zowel het verkleinen van de ecologische voetafdruk van toekomstige generatie computersystemen als het mogelijk maken van hogere rekencapaciteiten in post-Dennard-schaalelektronica, is energie-efficiënt computergebruik vanaf het begin een belangrijke overweging geweest in EPI. Voor dit doel is een open-source, op RISC-V gebaseerde vermogenscontroller ontworpen door de Universiteit van Bologna en ETH Zürich en geïntegreerd in de Rhea-processor, gebruikmakend van geavanceerde controle- en kunstmatige intelligentie (AI) algoritmen voor het energiebeheer van grootschalige systemen -op-chip (SoC's).

Bovendien hebben Atos en E4 Computer Engineering, gebaseerd op STMicroelectronics-technologie voor stroomoplossingen, het referentieplatform voor spanningsregelaars en -beheer ontworpen en geproduceerd om de Board Management Controller (in kaart gebracht in een veldprogrammeerbare gate-array of FPGA) te testen.

EPI GPP heeft de voltooiingsstatus van registeroverdrachtniveau (RTL) bereikt als resultaat van de eerste fase van het EPI-project. De volledige ontwerpimplementatie van Rhea bevindt zich momenteel in de validatiefase met behulp van emulaties.

Het belangrijkste resultaat van processoractiviteiten voor algemene doeleinden in EPI-fase één, de Rhea-processor, zal een belangrijke rol spelen bij de lancering van Europese exaschaalsupercomputers in 2023.

Versnellers

De EPI-versnellerstroom was bedoeld om energie-efficiënte versnelling te leveren voor HPC- en AI-workloads. Met de European Processor Accelerator (EPAC) testchip proof of concept heeft EPI aangetoond dat het mogelijk is om een exclusief Europees ontwerp te creëren, terwijl het gebruik van open-source instructieset-architecturen (ISA's) de vrijheid van propriëtaire licenties en exportbeperkingen garandeert .

Deze stream heeft de open-sourcefilosofie van geven en nemen volledig omarmd, en heeft bijgedragen aan de uitbreiding van het RISC-V-ecosysteem en toegevoegd aan de LLVM-compilerdatabase. De EPAC-systemen en FPGA-softwareontwikkelingsvoertuigen maken volledig gebruik van het Linux-besturingssysteem en dragen bij aan de gemeenschap met patches, apparaatstuurprogramma's en extra functionaliteit voor populaire open-source HPC-softwarepakketten zoals OpenMP en MPI. Bovendien werden delen van de hardware zoals de STX (stencil/tensor-accelerator) ontwikkeld met behulp van een permissief gelicentieerde open-sourcebenadering rond het PULP-platform.

"De versnellerstroom in EPI heeft nadrukkelijk bewezen dat de RISC-V-vectorbenadering het potentieel heeft om de HPC-sector te transformeren, met in Europa ontworpen architecturen die hoge prestaties kunnen leveren met een laag energiebudget", aldus Stream Leader Jesús Labarta ( Supercomputercentrum van Barcelona). “Het werk belichaamt ook de Europese tradities van open wetenschap en samenwerking. Partners in heel Europa hebben hun krachten gebundeld om iets te creëren dat geen enkele organisatie alleen had kunnen bereiken. Door te werken met open-sourcetechnologieën en projecten, heeft de EPAC-stroom geholpen het RISC-V-ecosysteem uit te breiden, waardoor deze technologie in de toekomst voor een toenemend aantal toepassingen haalbaar is.”

EPAC wilde een proof-of-concept leveren voor door Europa ontworpen RISC-V-vectorarchitecturen voor HPC-versnelling. Hiervoor is een reeks technologieën ontwikkeld:

De EPAC vector processing unit (VPU), ontworpen door BSC en UNIZG, laat zien dat het gebruik van RISC-V long-vector architecturen voor high-performance computing een haalbare benadering is, die hoge prestaties levert met een laag energiebudget, en dat het kan worden in de toekomst opgeschaald.

De vectoreenheid wordt aangedreven door Semidynamics' vector-gespecialiseerde Avispado RISC-V-kern en Gazzillion Misses™-technologie voor energiezuinige verwerking.

De speciale en flexibele op RISC-V gebaseerde veel-core stencil en tensor accelerator (STX), ontworpen door ETH Zürich en Fraunhofer, maakt gebruik van stencilverwerkingseenheden om uitzonderlijke energie-efficiëntie en programmeerbaarheid te bieden voor machine learning en stencilworkloads.

Ondertussen verbetert de variabele precisieversneller (VRP), ontworpen door CEA, de efficiëntie en betrouwbaarheid voor wetenschappelijke high-performance computertoepassingen zoals multifysische simulaties.

De EPAC-testchip bevat ook meerdere gedistribueerde banken van gedeelde L2-cache en coherentie-thuisknooppunten (L2HN), ontworpen door FORTH en CHALMERS en geoptimaliseerd voor de hoge bandbreedtevereisten van de vectorverwerkingseenheden, terwijl ze een coherent beeld van het geheugensysteem bieden dat multi -kern programmeerbaarheid.

Alle verwerkingseenheden en de gedeelde L2HN-banken zijn modulair verbonden via een snelle NoC, waardoor het systeem kan opschalen. De testchip bevat ook geavanceerde SERDES-technologie voor off-chip en cross-chip communicatie met zeer hoge bandbreedte. Zowel de NoC als de SERDES zijn ontworpen door Extoll.

De PCB (dochterkaart) om het testen van de EPAC-testchip mogelijk te maken, is ontworpen en ontwikkeld door E4 Computer Engineering.

EPAC biedt uitzonderlijke programmeerbaarheid, waarbij generieke codes met minimale aanpassingen succesvol op de testchip worden uitgevoerd en een softwareontwikkelingsvoertuig om programmeurs te ondersteunen. Het is een echt voorbeeld van co-design, met een continu integratiesysteem en snelle doorvoering van verbeteringen naar aanleiding van feedback.

Automotive

Gecoördineerd door Infineon, een leider in microcontrollers voor auto's, heeft de Automotive Stream de weg vrijgemaakt voor autonome auto's die geschikt zijn voor de weg, dankzij de proof of concept voor een innovatief embedded high-performance compute (eHPC) platform en de bijbehorende software development kit (SDK) . Dit platform, in combinatie met een verkleinde, op het voertuig afgestemde, universele processor, voldoet op een kostenefficiënte, economisch haalbare en functioneel veilige manier aan de toenemende vraag naar rekenkracht in toekomstige auto's.

"Over het algemeen zijn de prestaties het bewijs van samenwerking, synergieën en de teamgeest die kenmerkend waren voor het onderzoekswerk in de automotive-stroom", zei Stream Leader Knut Hufeld (Infineon). "Met zijn focus op kosteneffectieve, veilige en gecertificeerde automotive-oplossingen, kan het worden gezien als een drijvende kracht achter de algehele winstgevendheid van Europese processors op het gebied van HPC."

De belangrijkste prestatie werd gedemonstreerd in een door de weg goedgekeurde BMW X5-auto om het proof-of-concept te tonen voor een baanbrekende eHPC Microcontroller Unit (eHPC MCU) die is geïntegreerd in een speciaal ontworpen flexibel modulair computerplatform (MCP) samen met verschillende EPI-technologie-IP's. Er werden talrijke testritten uitgevoerd om gegevens te verzamelen en testscenario's met parameters van autonoom rijden te evalueren.

Het platform omvat onder meer AI-ondersteunde geïntegreerde camera's en Elektrobit-software voor radarbeeldanalyse, met geïntegreerde voorbereiding voor gebruik van EPI-versnellers in het systeem. Het is het resultaat van een nauwe samenwerking tussen de 16 partners in Stream4 met als doel de doelstellingen van het specificeren van een geschikt eHPC-platform, het definiëren van de architectuur en het ontwikkelen van de benodigde softwareontwikkelingskit (SDK) te vervullen.

Infineon breidde ook de microcontroller voor auto's uit wat betreft architectuur en prestatievermogen, zodat deze als master kan fungeren en een of meerdere versnellers kan besturen. Relevante aspecten waren veiligheid, beveiliging, terugval of redundantie voor beperkte toepassing, met betrekking tot het hoogste Automotive Safety Integrity Level D (ASIL D) op systeemniveau, dat vereist is voor autonoom rijdende toepassingen.

Het platform is schaalbaar en staat open voor verdere technologieën. De MCP heeft verschillende slots voor andere technologieën die zijn ontwikkeld als onderdeel van EPI, waaronder:

toekomstige autoversies van de EPI-processor voor algemeen gebruik

de op EPAC RISC-V gebaseerde versneller

de Kalray Massively Parallel Processor Array (MPPA)-versnellertegel voor eHPC, ontwikkeld als een IP in de Stream 2 en gedemonstreerd voor objectdetectie met behulp van Kalray's MPPA-gebaseerde Coolidge-processor voor de laatste BMW automotive-demonstratie

de Menta eFPGA

Testritten laten zien dat EPI nu over specifieke technologieën beschikt die geschikt zijn voor autonoom rijden tot minimaal niveau 4 – waarbij het voertuig het grootste deel van de tijd zelfstandig rijdt – en zo de weg vrijmaakt voor de toekomst.

Naast het hardwareplatform omvatte deze stroom ook de ontwikkeling van een compleet software-ecosysteem, voor een groot deel gebaseerd op softwareproducten van automotive softwarespecialist Elektrobit. Dit gebied omvat ook de automotive eHPC-platformsoftwarestack, inclusief de klassieke automotive open besturingssysteemarchitectuur (AUTOSAR)-ontwikkeling voor Auto eHPC MCU's, en de adaptieve AUTOSAR-ontwikkeling voor HPC GPP's en de L4Re-hypervisor (virtualisatie) die cruciaal zijn voor automobieltoepassingen.

Op het gebied van veiligheid is gezamenlijk een specifiek concept ontwikkeld voor een software lockstep, waarmee wordt bijgedragen aan een globaal EPI veiligheidsconcept.

Na deze initiële fase van drie jaar zullen de resultaten en bevindingen worden voortgezet in verdere projecten.

Gemeenschappelijke activiteiten

Deze stream fungeerde als aanbieder voor andere technische streams. Uitstekende samenwerking, zowel intern als met andere streams, hielp bij het verminderen van problemen veroorzaakt door door pandemie opgelegde reisbeperkingen en zorgde ervoor dat de stream zijn doelstellingen kon bereiken, zoals hieronder opgesomd.

Deze stroom bracht een co-designproces tot stand om het ontwerp van Europese processors vorm te geven. Er werden simulaties en modellen met verschillende detailniveaus en precisie gemaakt om de impact van ontwerpbeslissingen op de prestaties van toekomstige toepassingen te identificeren. Een benchmarksuite van meer dan 40 applicaties werd gebruikt om co-design te ondersteunen en later de EPI-processors te evalueren. Ook zijn applicaties voorbereid om op toekomstige EPI-systemen te draaien, door deze aan te passen en te testen op vergelijkbare hardwareplatforms en emulators.

De specificatie van een "gemeenschappelijk platform"-architectuur werd gedefinieerd en gebruikt als een ruggengraat voor architectuurverkenning, als startpunt voor de GPP-implementatie en om richtlijnen te definiëren voor beveiliging en heterogene integratie.

Een ander belangrijk resultaat was de integratie van het energiebeheerontwerp in de GPP-specificaties: energiebeheerfirmware, off-chip integratie die het ontwerp van de stroomverdelingskaart consolideert, PLDA-integratie en consolidatie van de hardware-integratie van het energiebeheer.

Er is ook gewerkt aan meerdere aspecten van de ondersteuning van de ontwikkeling van systeemsoftware: algemene en hybride programmeeromgevingen, OpenMP- en MPI-runtimes aan zowel GPP- als RISC-V-zijde, OpenMP extra threads-ondersteuning voor dynamische load balancing (DLB) en de op introspectie gebaseerde planningsmechanisme in de LLVM OpenMP-runtime, offloading voor zowel GCC- als LLVM-toolchains, testen van bibliotheken voor stroom- en energiebewaking op het beschikbare referentie-ARM-platform en de resourcemanager.

Een andere opmerkelijke prestatie was de ontwikkeling van drie tools – gem5, MUSA en SESAM/VPSim – voor een complete simulatieomgeving op meerdere niveaus die relevante virtuele prototypen biedt voor een breed scala aan behoeften die in de EPI-streams worden aangetroffen.

Deze tools demonstreerden brede mogelijkheden, waaronder gedetailleerde simulatie op chiplet- en NoC-niveau, systeemsimulatie voor softwareontwerp en prestatie-evaluatie voor verkenning van de ontwerpruimte en gezamenlijke hardware-ontwerpactiviteiten:

JUELCH en FORTH hebben samen een gem5 simulatiepakket van Rhea ontwikkeld. Deze cyclus-nauwkeurige computerarchitectuursimulator is in staat om een verscheidenheid aan hardwareplatforms te modelleren. Het biedt modellen van verschillende complexiteit voor CPU-kernen, geheugenapparaten, coherente caches en on-chip-netwerken, die modulair kunnen worden gecombineerd.

MUSA, van BSC, vertrouwt op native uitvoeringssporen met twee detailniveaus om simulatie van verschillende communicatienetwerken, het aantal cores per node en relevante micro-architecturale parameters mogelijk te maken. Bovendien bevat MUSA ondersteuning voor het hernoemen van registers met behulp van een registerbestand van elke generieke grootte, evenals ondersteuning voor de meest geavanceerde cache-prefetchers (bijv. BOP, SPP, enz.)

De CEA-ontwikkeling SESAM/VPSim maakt samenwerkingen over meerdere werkpakketten mogelijk door flexibel genoeg te zijn in zijn mogelijkheden om alleen te werken, om te communiceren met fysieke systeemplatforms of simulators van derden, en om te worden geïntegreerd met de meeste van de virtuele prototyping-methodologieën die in de EPI worden gebruikt projecteren. Bovendien bevat SESAM/VPSim snelle on-chip netwerk- en cacheprestatiemodellen en ontkoppeling van de simulatie van functioneel en extrafunctioneel gedrag, wat resulteert in een goed compromis tussen nauwkeurigheid en simulatietijd.

“Ik was verheugd om halverwege het project het beheer van een succesvolle stream over te nemen, die in staat was om een zeer hoog niveau van co-design, een uitgebreide set benchmarks en nuttige simulatieplatforms te bieden waarmee het project zich een processor kon voorstellen. architectuur, effectief energiebeheer en om te beginnen met het leveren van bibliotheken die geschikt zijn voor het nieuwe systeem. Ik wil Romain Dolbeau, die de stream heeft gestart, en alle leiders en teams van het werkpakket bedanken voor hun passie en vriendelijke geest van samenwerking.” - zei Stream Leader Jean-François Blanc (Atos).

De vooruitzichten

“Ik ben trots op de uitstekende resultaten die de EPI-teams hebben behaald na slechts drie jaar samenwerking, waarmee ze de weg hebben vrijgemaakt voor de technologische soevereiniteit van Europa. Ik ben vooral onder de indruk dat we onze doelstellingen op tijd hebben behaald met een beperkt budget, ondanks de ongekende werkomstandigheden als gevolg van de verschrikkelijke COVID-19-pandemie. Dit heeft gunstige voorwaarden geschapen voor de lancering van de volgende fase en de succesvolle levering van de Europese processors en versnellers voor de projecten EUPEX (EUropean Pilot for Exascale) en TEP (The European Pilot), de voorlopers van Europese exascale-systemen", aldus Eric Monchalin (Atos), voorzitter van de EPI Board.

Terug naar nieuws overzicht
Cloud